Кожен високошвидкісний трансивер містить два канали: передавач і приймач. Передавач і приймач складаються з фізичного підрівня кодування (PCS, p-field si-cal coding sublayer) і додаткового підрівня фізичного середовища (PMA, physi-cal). медіа додатковий підрівень) складається з двох частин.
PCS включає жорстку логічну реалізацію цифрових функцій у трансиверах, сумісних із підтримуваними протоколами, канали передачі включають фазову компенсацію FIFO, серіалізатор байтів, кодер 8B/10B та інші модулі; канали прийому включають вирівнювач слів, FIFO зіставлення швидкості, декодер 8B/10B, десеріалізатор байтів, секвенсор байтів, FIFO компенсації фази та інші модулі.
PMA містить аналогову схему для буферів вводу/виводу, CDR, серіалізатора/десеріалізатора (SER/DES), а також програмованого попереднього підсилення та вирівнювання для оптимізації продуктивності послідовного тракту даних.
Коли канал прийомопередавача пристрою працює, вихідні паралельні дані в архітектурі FPGA передаються через передавач PCS і PMA, а потім перетворюються в послідовні дані та надсилаються. Отримані вхідні послідовні дані передаються на FP у форматі послідовних даних через обробку приймача PMA і PCS для виконання наступного етапу обробки.